Цифровые устройства и микропроцессоры для специальностей РЭТ



Работа добавлена на сайт TXTRef.ru: 2019-10-29

                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  Тестовые вопросы по дисциплине

“Цифровые устройства и микропроцессоры” для специальностей РЭТ

4 курса заочного отделения

Вариант 1

1.По форме высокочастотного входного сигнала UIN (1 МHz) и с учетом его задержки на элементах (10 ns) определить сигнал на выходе (Out) представленного на схеме устройства.

                                                          

 A)   

                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  

B)   

C)   

D)   

E)   

2.По форме высокочастотного входного сигнала UIN (1 МHz) и с учетом его задержки на элементах (10 ns) определить сигнал на выходе (Out) представленного на схеме устройства.

UIN 

A)   

B)   

C)   

D)   

E)  Нет правильного ответа.

3. Запоминающие устройства типа ROM(M) …

A) могут быть перепрограммированы в лабораторных условиях.

B) программируются самим пользователем.

C) программируются при изготовлении.

D) могут быть перепрограммированы в рабочем режиме. 

E)  Нет правильного ответа.

4.Запоминающие устройства типа PROM

A) могут быть перепрограммированы в рабочем режиме.

B) программируются самим пользователем.

C) программируются при изготовлении.

D) могут быть перепрограммированы в лабораторных условиях. 

E)  Нет правильного ответа.

5.Запоминающие устройства типа EPROM

A) могут быть перепрограммированы в лабораторных условиях.

B) могут быть перепрограммированы в рабочем режиме.

C) программируются при изготовлении.

D) не могут быть перепрограммированы.

E)  Нет правильного ответа.

6.По форме высокочастотного входного сигнала UIN (1 МHz) и с учетом его задержки на элементах (10 ns) определить сигнал на выходе (Out) представленного на схеме устройства.

UIN 

A)   

B)   

C)   

D)   

E)  Нет правильного ответа.

7.По форме высокочастотного входного сигнала UIN (1 МHz) и с учетом его задержки на элементах (10 ns) определить сигнал на выходе (Out) представленного на схеме устройства.

UIN 

A)   

B)   

C)   

D)   

E)  Нет правильного ответа.

8.По форме высокочастотного входного сигнала UIN (1 МHz) и с учетом его задержки на элементах (10 ns) определить сигнал на выходе (Out) представленного на схеме устройства.

UIN 

A)   

B)   

C)   

D)   

E)  Нет правильного ответа.

 9.По форме высокочастотного входного сигнала UIN (1 МHz) и с учетом его задержки на элементах (10 ns) определить сигнал на выходе (Out) представленного на схеме устройства.

UIN 

A)   

B)   

C)   

D)    

E)  Нет правильного ответа.

10.Определить уровень сигнала на выходе (Out) устройства по представленным уровням входных сигналов.

A) 0

B) 1

C) высокоимпедансное состояние

D) неизвестно

E)  Нет правильного ответа.

11.Определить уровень сигнала на выходе (Out) устройства по представленным уровням входных сигналов.

A) 1

B) высокоимпедансное состояние

C) 0

D) неизвестно

E)  Нет правильного ответа.

12.Определить уровень сигнала на выходе (Out) устройства по представленным уровням входных сигналов.

A) 1

B) 0

C) высокоимпедансное состояние

D) неизвестно

E)  Нет правильного ответа.

13.Определить уровень сигнала на выходе (Out) устройства по представленным уровням входных сигналов.

A) 0

B) 1

C) высокоимпедансное состояние

D) неизвестно

E)  Нет правильного ответа.

14.Определить уровень сигнала на выходе (Out) устройства по представленным уровням входных сигналов.

A) высокоимпедансное состояние

B) 0

C) 1

D) неизвестно

E)  Нет правильного ответа.

15.Определить уровень сигнала на выходе (Out) устройства по представленным уровням входных сигналов.

A) состояние плавающего потенциала (между уровнями 0 и 1)

B) 1

C) 0

D) высокоимпедансное состояние

E)  Нет правильного ответа.

16.Определить уровень сигнала на выходе (Out) устройства по представленным уровням входных сигналов.

.A) 0

B) 1

C) высокоимпедансное состояние

D) неизвестно

E)  Нет правильного ответа.

17.Определить уровень сигнала на выходе (Out) устройства по представленным уровням входных сигналов.

A) 0

B) 1

C) высокоимпедансное состояние

D) неизвестно

E)  Нет правильного ответа.

18.Определить уровень сигнала на выходе (Out) устройства по представленным уровням входных сигналов.

A) 0

B) 1

C) высокоимпедансное состояние

D) неизвестно

E)  Нет правильного ответа.

19.Определить уровень сигнала на выходе (Out) устройства по представленным уровням входных сигналов.

A) 0

B) высокоимпедансное состояние
C) 1
D) состояние плавающего потенциала (между уровнями 0 и 1)

Е) 4

20.Определить уровень сигнала на выходе (Out) устройства по представленным уровням входных сигналов.

A) 1

B) 0
C) высокоимпедансное состояние
D) неизвестно

E) Нет правильного ответа.

21.Определить уровень сигнала на выходе (Out) устройства по представленным уровням входных сигналов.

A) состояние плавающего потенциала (между уровнями 0 и 1)

B) 0
C) высокоимпедансное состояние
D) 1

E)   Нет правильного ответа.

22.пределить уровень сигнала на выходе (Out) устройства по представленным уровням входных сигналов.

A) 1

B) высокоимпедансное состояние
C) 0
D) состояние плавающего потенциала (между уровнями 0 и 1)

E)   Нет правильного ответа.

23.Определить уровень сигнала на выходе (Out) устройства по представленным уровням входных сигналов.

A) состояние плавающего потенциала (между уровнями 0 и 1)

B) 0
C) 1
D) высокоимпедансное состояние

E)  Нет правильного ответа.

24.Определить уровень сигнала на выходе (Out) устройства по представленным уровням входных сигналов.

A) 0

B) высокоимпедансное состояние
C) 1
D) состояние плавающего потенциала (между уровнями 0 и 1)

E)  Нет правильного ответа.

25.Определить уровень сигнала на выходе (Out) устройства по представленным уровням входных сигналов.

A) 0

B) 1
C) высокоимпедансное состояние
D) неизвестно

E)  Нет правильного ответа.

Тестовые вопросы по дисциплине

“Цифровые устройства и микропроцессоры” для специальностей РЭТ

4 курса заочного отделения

                                           Вариант2

26.Определить уровень сигнала на выходе (Out) устройства по представленным уровням входных сигналов.

A) 0

B) 1
C) высокоимпедансное состояние
D) неизвестно

E)  Нет правильного ответа.

27.Определить уровень сигнала на выходе (Out) устройства по представленным уровням входных сигналов.

A) 0

B) высокоимпедансное состояние
C) 1
D) состояние плавающего потенциала (между уровнями 0 и 1)

E)  Нет правильного ответа.

28.Определить уровень сигнала на выходе (Out) устройства по представленным уровням входных сигналов.

A) неизвестно

B) 0
C) высокоимпедансное состояние
D) 1

E)  Нет правильного ответа.

29.При … адресации в команде указывается регистр процессора, содержащий адрес операнда.

A) прямой

B) непосредственной

C) косвенной

D) всех типах

E)  Нет правильного ответа.

30.Определите правильный ответ относительно шин микропроцессорной системы

A) шины адресов являются двунаправленными, а шины данных – однонаправленными.

B) шины адресов являются однонаправленными, а шины данных – двунаправленными.

C) шины адресов и шины данных являются двунаправленными.

D) шины адресов и шины данных являются однонаправленными.

E)  Нет правильного ответа.

31.Аккумулятор AC микропроцессора – регистр, где содержится …

A) один из операндов и/или результат операции.

B) код команды в процессе его выполнения.

C) признаки выполнения операции.

D) адрес следующей команды или следующего байта команды.

E)  Нет правильного ответа.

32. Регистр флажков RF микропроцессора – регистр, где содержится …

A) адрес следующей команды или следующего байта команды.

B) код команды в процессе его выполнения.

C) результат операции.

D) признаки выполнения операции.

E)  Нет правильного ответа.

33.Программный счетчик PC микропроцессора – регистр, где содержится …

A) число циклов выполнения операции.

B) адрес следующей команды или следующего байта команды.

C) результат операции.

D) код команды в процессе его выполнения.

E)  Нет правильного ответа.

34.Регистр команд IR микропроцессора – регистр, где содержится …

A) результат операции.

B) адрес следующей команды или следующего байта команды.

C) код команды в процессе его выполнения.

D) код следующей команды.

E)  Нет правильного ответа.

35.Указатель стека SP микропроцессора – регистр, где содержится …

A) адрес последней занятой ячейки стека.

B) адрес первой занятой ячейки стека.

C) последняя отправленная в стек информация.

D) адрес первой свободной ячейки стека.

E)  Нет правильного ответа.

36.При выполнении арифметических и логических операций один из операндов содержится в …

A) регистре флажков RF.

B) регистре команд IR.

C) аккумуляторе AC.

D) указателе стека SP

E)  Нет правильного ответа.

37.Определить уровень сигнала на выходе (Out) устройства по представленным уровням входных сигналов.

A) 1

B) 0
C) высокоимпедансное состояние
D) состояние плавающего потенциала (между уровнями 0 и 1)

E)  Нет правильного ответа.

38.Определить уровень сигнала на выходе (Out) устройства по представленным уровням входных сигналов.

A) 1

B) 0
C) высокоимпедансное состояние
D) неизвестно

E)  Нет правильного ответа.

39.Определить уровень сигнала на выходе (Out) устройства по представленным уровням входных сигналов.

A) 0

B) высокоимпедансное состояние
C) 1
D) состояние плавающего потенциала (между уровнями 0 и 1)

E)  Нет правильного ответа.

40.Определить уровень сигнала на выходе (Out) устройства по представленным уровням входных сигналов.

A) неизвестно

B) высокоимпедансное состояние
C) 1
D) 0

E)  Нет правильного ответа.

41.Определить уровень сигнала на выходе (Out) устройства по представленным уровням входных сигналов.

A) 1 

B) 0
C) высокоимпедансное состояние
D) состояние плавающего потенциала (между уровнями 0 и 1)

E)  Нет правильного ответа.

42.Определить уровень сигнала на выходе (Out) устройства по представленным уровням входных сигналов.

A) неизвестно

B) 0
C) высокоимпедансное состояние
D) 1

E)  Нет правильного ответа.

43.Определить уровень сигнала на выходе (Out) устройства по представленным уровням входных сигналов.

A) 1

B) 0
C) высокоимпедансное состояние
D) неизвестно

E)  Нет правильного ответа.

44.На каком выходе дешифратора с инверсными выходами в представленной схеме его включения будет нулевой уровень сигнала?  

A) на всех выходах

B) Y5

C) ни на одном выходе

D) Y2

E)  Нет правильного ответа.

45.Статические ОЗУ характеризуются …

A) повышенным быстродействием.

B) наибольшей информационной емкостью.

C) повышенным быстродействием и наибольшей информационной емкостью.

D) тем, что в них требуется регенерация данных.

E)  Нет правильного ответа.

46.Динамические ОЗУ характеризуются …

A) наихудшей информационной емкостью.

B) наибольшей информационной емкостью.

C) повышенным быстродействием. 

D) используются в основном в схемах кэш-памяти.

E)  Нет правильного ответа.

47.Запоминающие устройства типа ROM(M) …

A) могут быть перепрограммированы в лабораторных условиях.

B) программируются самим пользователем.

C) программируются при изготовлении.

D) могут быть перепрограммированы в рабочем режиме. 

E)  Нет правильного ответа.

48.Запоминающие устройства типа PROM

A) могут быть перепрограммированы в рабочем режиме.

B) программируются самим пользователем.

C) программируются при изготовлении.

D) могут быть перепрограммированы в лабораторных условиях. 

E)  Нет правильного ответа.

49.Запоминающие устройства типа EPROM

A) могут быть перепрограммированы в лабораторных условиях.

B) могут быть перепрограммированы в рабочем режиме.

C) программируются при изготовлении.

D) не могут быть перепрограммированы.

E)  Нет правильного ответа.

50.Запоминающие устройства типа EEPROM

A) не могут быть перепрограммированы.

B) перепрограммируются путем стирания старой информации ультрафиолетовыми лучами и заменой ее новой.

C) перепрограммируются в заводских условиях.

D) перепрограммируются путем электрического стирания старой информации и заменой ее новой.

E)  Нет правильного ответа.

Тестовые вопросы по дисциплине

“Цифровые устройства и микропроцессоры” для специальностей РЭТ

4 курса заочного отделения

                                           Вариант3

51.В структуре  2D запоминающих устройств используется …

A) однокоординатная выборка запоминающих элементов, разрядность которых многократно превышает разрядность хранимых слов.

B) однокоординатная выборка запоминающих элементов, разрядность которых соответствует разрядности хранимых слов.

C) двухкоординатная выборка запоминающих элементов, разрядность которых соответствует разрядности хранимых слов.

D) двухкоординатная выборка запоминающих элементов, разрядность которых многократно превышает разрядность хранимых слов.

E)  Нет правильного ответа.

52.В структуре  3D запоминающих устройств используется …

A)  однокоординатная выборка запоминающих элементов, разрядность которых соответствует разрядности хранимых слов.

B) однокоординатная выборка запоминающих элементов, разрядность которых многократно превышает разрядность хранимых слов.

C) двухкоординатная выборка запоминающих элементов, разрядность которых соответствует разрядности хранимых слов.

D) двухкоординатная выборка запоминающих элементов, разрядность которых многократно превышает разрядность хранимых слов.

E)  Нет правильного ответа.

53.В структуре  2DM используется …

A) двухкоординатная выборка строки, разрядность которых соответствует разрядности хранимых слов.

B) двухкоординатная выборка строки, разрядность которых многократно превышает разрядность хранимых слов.

C) однокоординатная выборка строки, разрядность которых соответствует разрядности хранимых слов.

D) однокоординатная выборка строки, разрядность которых многократно превышает разрядность хранимых слов.

E)  Нет правильного ответа.

54.Кэш-память …

A) используется для хранения копии информации, передаваемой между устройствами.

B) используется в качестве стека при вызове подпрограмм.

C) обладает намного большей емкостью в сравнении с ОЗУ.

D) замедляет работу микропроцессора.

E)  Нет правильного ответа.

55.Память с последовательным доступом используется …

A) в видеопамяти.

B) в буфере FIFO.

C) в стеке.

D) во всех указанных видах памяти.

E)  Нет правильного ответа.

56.На каком выходе дешифратора с инверсными выходами в представленной схеме его включения будет нулевой уровень сигнала?  

A) на всех выходах

B) Y4

C) ни на одном выходе

D) Y3

E)  Нет правильного ответа.

57.На каком выходе дешифратора с инверсными выходами в представленной схеме его включения будет нулевой уровень сигнала?   

A) Y6

B) Y5

C) Y1

D) ни на одном выходе 

E)  Нет правильного ответа.

58.На каком выходе дешифратора с инверсными выходами в представленной схеме его включения будет нулевой уровень сигнала?   

A) ни на одном выходе

B) Y7

C) Y3

D) Y6 

E)  Нет правильного ответа.

59. На каком выходе дешифратора с инверсными выходами в представленной схеме его включения будет нулевой уровень сигнала?  

A) на всех выходах

B) Y6

C) Y3

D) ни на одном выходе

E)  Нет правильного ответа.

60. Определить уровень сигнала на выходе 1Y мультиплексора в представленной схеме его включения.

A) высокоимпедансное состояние

B) 1

C) 0

D) состояние плавающего потенциала (между уровнями 0 и 1)

E)  Нет правильного ответа.

61.Определить уровень сигнала на выходе 1Y мультиплексора в представленной схеме его включения.

A) неизвестно  

B) 1

C) 0

D) состояние плавающего потенциала (между уровнями 0 и 1)

E)  Нет правильного ответа.

62.Определить уровень сигнала на выходе 1Y мультиплексора в представленной схеме его включения.

A) 0

B) 1

C) высокоимпедансное состояние

D) неизвестно  

E)  Нет правильного ответа.

63.Определить уровень сигнала на выходе 1Y мультиплексора в Начальный адрес подпрограммы обслуживания прерывания ...

A) по входам RSTn должен быть передан в микропроцессор извне.

B) по входам RSTn определяются автоматически.

C) по входу INTR определяются автоматически.

D) по входу TRAP должен быть передан в микропроцессор извне.

E)  Нет правильного ответа.

64.Начальный адрес подпрограммы обслуживания прерывания ...

A) по входу INTR определяются автоматически.

B) по входам RSTn должен быть передан в микропроцессор извне.

C) по входу INTR должен быть передан в микропроцессор извне.

D) по входу TRAP должен быть передан в микропроцессор извне.

E)  Нет правильного ответа.

65.Начальный адрес подпрограммы обслуживания прерывания по входу TRAP 

A) должен быть передан в микропроцессор извне или определяться посредством вычисления.

B) должен быть передан в микропроцессор извне.

C) определяется автоматически посредством вычисления.

D) размещен в фиксированной ячейке памяти.

66.Начальный адрес подпрограммы обслуживания прерывания по входу INTR 

A) определяется автоматически посредством вычисления.

B) размещен в фиксированной ячейке памяти.

C) должен быть передан в микропроцессор извне.

D) должен быть передан в микропроцессор извне или определяться посредством вычисления.

E)  Нет правильного ответа.

67.Начальные адреса подпрограмм обслуживания прерывания по входам RSTn 

A) размещены в фиксированных ячейках памяти.

B) определяются автоматически посредством вычисления.

C) должны быть переданы в микропроцессор извне.

D) должны быть переданы в микропроцессор извне или определяться посредством вычисления.

E)  Нет правильного ответа.

68.ADD r – команда арифметического сложения …

A) без переноса с прямой адресацией операнда.

B) без переноса с непосредственной адресацией операнда.

C) без переноса с косвенной адресацией операнда.

D) с переносом с прямой адресацией операнда.

E)  Нет правильного ответа.

69.SUB r – команда арифметического вычитания …

A) с заемом с прямой адресацией операнда.

B) без заема с непосредственной адресацией операнда.

C) без заема с косвенной адресацией операнда.

D) без заема с прямой адресацией операнда.

E)  Нет правильного ответа.

70.ADI b2 – команда арифметического сложения …

A) без переноса с прямой адресацией операнда.

B) без переноса с непосредственной адресацией операнда.

C) без переноса с косвенной адресацией операнда.

D) с переносом с непосредственной адресацией операнда.

E)  Нет правильного ответа.

71.SUI b2 – команда арифметического вычитания …

A) с заемом с непосредственной адресацией операнда.

B) без заема с прямой адресацией операнда.

C) без заема с косвенной адресацией операнда.

D) без заема с непосредственной адресацией операнда.

E)  Нет правильного ответа.

72.ADС M – команда арифметического сложения …

A) с переносом с косвенной адресацией операнда.

B) с переносом с непосредственной адресацией операнда.

C) с переносом с прямой адресацией операнда.

D) без переноса с косвенной адресацией операнда.

E)  Нет правильного ответа.

73.SBB M – команда арифметического вычитания …

A) с заемом с непосредственной адресацией операнда.

B) с заемом с косвенной адресацией операнда.

C) с заемом с прямой адресацией операнда.

D) без заема с прямой адресацией операнда.

представленной схеме его включения.

A) 1

B) 0

C) высокоимпедансное состояние

D) состояние плавающего потенциала (между уровнями 0 и 1)

E)  Нет правильного ответа.

74.Определить уровень сигнала на выходе 1Y мультиплексора в представленной схеме его включения.

A) неизвестно

B) 1

C) 0

D) высокоимпедансное состояние

E)  Нет правильного ответа.

75.Определить правильный ответ относительно выходных сигналов дешифратора/демультиплексора с инверсными выходами.

A) сигнал на выходе Y1 будет идентичным сигналу Uin.

B) сигнал на выходе Y2 будет на уровне 0.

C) сигнал на выходе Y0 будет инверсным сигналу Uin.

D) сигнал на выходе Y2 будет идентичным сигналу Uin.

E)  Нет правильного ответа.

Тестовые вопросы по дисциплине

“Цифровые устройства и микропроцессоры” для специальностей РЭТ

4 курса заочного отделения

                                           Вариант4

76.Определить правильный ответ относительно выходных сигналов дешифратора/демультиплексора с инверсными выходами.

A) сигнал на выходе Y2 будет инверсным сигналу Uin.

B) сигнал на выходе Y2 будет идентичным сигналу Uin.

C) сигнал на выходе Y2 будет на уровне 1.

D) сигнал на выходе Y1 будет инверсным сигналу Uin.

E)  Нет правильного ответа.

77.Определить правильный ответ относительно выходных сигналов дешифратора/демультиплексора с инверсными выходами.

A) сигнал на выходе Y1 будет инверсным сигналу Uin.

B) сигнал на выходе Y1 будет на уровне 1.

C) сигнал на выходе Y1 будет идентичным сигналу Uin.

D) сигнал на выходе Y2 будет инверсным сигналу Uin.

E)  Нет правильного ответа.

78.Определить правильный ответ относительно выходных сигналов дешифратора/демультиплексора с инверсными выходами.

A) сигнал на выходе Y2 будет на уровне 1.

B) сигнал на выходе Y2 будет на уровне 0.

C) на всех выходах будут сигналы на уровне 0.

D) сигнал на выходе Y1 будет на уровне 0.

E)  Нет правильного ответа.

79.Определить правильный ответ относительно выходных сигналов дешифратора/демультиплексора с инверсными выходами.

 

A) на всех выходах будут сигналы на уровне 1.

B) сигнал на выходе Y1 будет на уровне 0.

C) сигнал на выходе Y2 будет на уровне 1.

D) сигнал на выходе Y2 будет на уровне 0.

E)  Нет правильного ответа.

80.Определить правильный ответ относительно выходных сигналов дешифратора/демультиплексора с инверсными выходами.

 

A) сигнал на выходе Y0 будет на уровне 0.

B) на всех выходах будут сигналы на уровне 1.

C) сигнал на выходе Y3 будет на уровне 0.

D) на всех выходах будут сигналы на уровне 0.

E)  Нет правильного ответа.

81.Определить правильный ответ относительно выходных сигналов дешифратора/демультиплексора с инверсными выходами.

 

A) сигнал на выходе Y2 будет на уровне 1.

B) на всех выходах будут сигналы на уровне 1.

C) сигнал на выходе Y2 будет на уровне 0.

D) на всех выходах будут сигналы на уровне 0.

E)  Нет правильного ответа.

82.На рисунке изображена схема …

A) асинхронного RS-триггера с прямыми входами.

B) синхронного RS-триггера.

C) асинхронного RS-триггера с инверсными входами.

D) D-триггера со статическим управлением.

E)  Нет правильного ответа.

83.На рисунке изображена схема …

A) синхронного RS-триггера.

B) асинхронного RS-триггера с инверсными входами.

C) асинхронного RS-триггера с прямыми входами.

D) D-триггера со статическим управлением.

E)  Нет правильного ответа.

84.Приведенная схема выполняет функцию …

A) синхронного RS-триггера.

B) D-триггера со статическим управлением.

C) асинхронного RS-триггера с инверсными входами.

D) асинхронного RS-триггера с прямыми входами.

E)  Нет правильного ответа.

85.На рисунке изображена схема …

A) D-триггера со статическим управлением.

B) асинхронного RS-триггера с инверсными входами.

C) синхронного RS-триггера.

D) асинхронного RS-триггера с прямыми входами.

E)  Нет правильного ответа.

86. На рисунке изображена схема …

A) асинхронного RS-триггера с прямыми входами

B) асинхронного RS-триггера с инверсными входами.

C) D-триггера с динамическим управлением.

D) D-триггера со статическим управлением..

E)  Нет правильного ответа.

87.Как осуществляется предварительная установка D-триггера в нулевое состояние?

A) CLR’=0, PRE’=1 и при этом C=0.

B) CLR’=0, PRE’=1 и независимо от сигналов на других входах.

C) CLR’=1, PRE’=0 и при этом C=0.

D) CLR’=1, PRE’=0 и независимо от сигналов на других входах.

E)  Нет правильного ответа.

88.Как осуществляется предварительная установка JK-триггера в нулевое состояние?

A) CLR’=0, PRE’=1 и независимо от сигналов на других входах.

B) CLR’=0, PRE’=1 и при этом J=0, K=1.

C) CLR’=0, PRE’=1 и при этом J=0, K=0.

D) CLR’=0, PRE’=1 и при этом J=1, K=1.

E)  Нет правильного ответа.

89.При работе D-триггера в основном режиме на его предустановочных входах должны быть установлены …

A) любые логические уровни.

B) PRE’=0 и CLR’=0.

C) PRE’=1 и CLR’=0.

D) PRE’=1 и CLR’=1.

E)  Нет правильного ответа.

90.Статические ОЗУ характеризуются …

A) повышенным быстродействием.

B) наибольшей информационной емкостью.

C) повышенным быстродействием и наибольшей информационной емкостью.

D) тем, что в них требуется регенерация данных.

E)  Нет правильного ответа.

91.Динамические ОЗУ характеризуются …

A) наихудшей информационной емкостью.

B) наибольшей информационной емкостью.

C) повышенным быстродействием. 

D) используются в основном в схемах кэш-памяти.

E)  Нет правильного ответа.

92. Запоминающие устройства типа ROM(M) …

A) могут быть перепрограммированы в лабораторных условиях.

B) программируются самим пользователем.

C) программируются при изготовлении.

D) могут быть перепрограммированы в рабочем режиме. 

E)  Нет правильного ответа.

93.Запоминающие устройства типа PROM

A) могут быть перепрограммированы в рабочем режиме.

B) программируются самим пользователем.

C) программируются при изготовлении.

D) могут быть перепрограммированы в лабораторных условиях. 

E)  Нет правильного ответа.

94.Запоминающие устройства типа EPROM

A) могут быть перепрограммированы в лабораторных условиях.

B) могут быть перепрограммированы в рабочем режиме.

C) программируются при изготовлении.

D) не могут быть перепрограммированы.

E)  Нет правильного ответа.

95.Запоминающие устройства типа EEPROM

A) не могут быть перепрограммированы.

B) перепрограммируются путем стирания старой информации ультрафиолетовыми лучами и заменой ее новой.

C) перепрограммируются в заводских условиях.

D) перепрограммируются путем электрического стирания старой информации и заменой ее новой.

E)  Нет правильного ответа.

96.В структуре  2D запоминающих устройств используется …

A) однокоординатная выборка запоминающих элементов, разрядность которых многократно превышает разрядность хранимых слов.

B) однокоординатная выборка запоминающих элементов, разрядность которых соответствует разрядности хранимых слов.

C) двухкоординатная выборка запоминающих элементов, разрядность которых соответствует разрядности хранимых слов.

D) двухкоординатная выборка запоминающих элементов, разрядность которых многократно превышает разрядность хранимых слов.

E)  Нет правильного ответа.

97.В структуре  3D запоминающих устройств используется …

A)  однокоординатная выборка запоминающих элементов, разрядность которых соответствует разрядности хранимых слов.

B) однокоординатная выборка запоминающих элементов, разрядность которых многократно превышает разрядность хранимых слов.

C) двухкоординатная выборка запоминающих элементов, разрядность которых соответствует разрядности хранимых слов.

D) двухкоординатная выборка запоминающих элементов, разрядность которых многократно превышает разрядность хранимых слов.

E)  Нет правильного ответа.

98.В структуре  2DM используется …

A) двухкоординатная выборка строки, разрядность которых соответствует разрядности хранимых слов.

B) двухкоординатная выборка строки, разрядность которых многократно превышает разрядность хранимых слов.

C) однокоординатная выборка строки, разрядность которых соответствует разрядности хранимых слов.

D) однокоординатная выборка строки, разрядность которых многократно превышает разрядность хранимых слов.

E)  Нет правильного ответа.

99.Определите правильный ответ относительно запрещенного режима работы триггеров.

A) у асинхронного RS-триггера с прямыми входами запрещено подача сигналов R=0, S=0.

B) у асинхронного RS-триггера с прямыми входами запрещено подача сигналов R=1, S=1.

C) у JK-триггера запрещено подача сигналов J=1, K=1.

D) у JK-триггера запрещено подача сигналов J=0, K=0.

E)  Нет правильного ответа.

100.Кэш-память …

A) используется для хранения копии информации, передаваемой между устройствами.

B) используется в качестве стека при вызове подпрограмм.

C) обладает намного большей емкостью в сравнении с ОЗУ.

D) замедляет работу микропроцессора.

E)   Нет правильного ответа.

Другие работы

Наследственная информация и её реализация в к...


Носитель генетической информации ? ДНК но участие в синтезе белка принимает информационная РНК и генетический код записан на языке и ? РНК. Код ...

Подробнее ...

. Поняття та структура світогляду.


закони буття відомі філософії а знання цих законів і складає світогляд тобто є сукупністю цілісних уявлень про світ та місце людини в цьому світ...

Подробнее ...

Свобода мысли была наказуема.


Организация школ подчинялась коммунистической идеологии. началось активное разрушение существовавшей школьной системы. Частные учебные заведения...

Подробнее ...

Тема- Уклонение от исполнения обязанностей во...


ПОНЯТИЕ СТАТЬИ 337 УК РФ САМОВОЛЬНОЕ ОСТАВЛЕНИЕ ЧАСТИ ИЛИ МЕСТА СЛУЖБЫ5 2. ПОНЯТИЕ СТАТЬИ 338 УК РФ ДЕЗЕРТИРСТВО13 СПИСОК ИСПОЛЬЗОВАННОЙ ЛИТЕРАТУ...

Подробнее ...